基于XilinxVivado的数字逻辑实验教程 pdf下载

本书内容是基于Vivado设计套件和XUP A7板卡进行安排的，利用85个例程，详细介绍了数字逻辑实验的基本设计方法。内容由浅入深，循序渐进，学生易于接受，不仅有利于学生对理论知识的消化吸收，而且对实践操作具有直接指导意义。

本书以Xilinx公司的Vivado FPGA设计套件为基础，以Xilinx大学计划（Xilinx University Program，XUP）的Artix-7板卡为硬件平台，将数字逻辑设计与硬件描述语言Verilog HDL相结合，循序渐进地介绍了基于Xilinx Vivado的数字逻辑实验的基本过程和方法。本书主要内容包括硬件开发平台介绍、软件平台介绍、FPGA设计实例、组合逻辑电路实验、时序逻辑电路实验、数字逻辑设计和接口实验及数字逻辑综合实验。书中包含大量的设计实例，内容翔实、系统、全面。

第1章 硬件开发平台介绍 1
1．1 Xilinx FPGA器件 1
1．1．1 Xilinx公司简介 1
1．1．2 Xilinx的FPGA器件系列 2
1．2 Xilinx大学计划板卡 5
1．3 主电路及外围接口电路 6
1．4 XUP板卡测试 21
第2章 软件平台介绍 23
2．1 Vivado设计套件 23
2．1．1 Vivado软件安装流程 24
2．1．2 IP封装器、集成器和目录 28
2．1．3 标准化XDC约束文件 29
2．1．4 工程命令语言 29
2．1．5 Vivado设计套件的启动方法 30
2．1．6 Vivado设计套件的界面 31
2．2 FPGA设计流程 37
2．2．1 Vivado套件的设计流程 37
2．2．2 设计综合流程 39
2．2．3 设计实现流程 42
2．3 硬件描述语言 45
2．3．1 VHDL简介 46
2．3．2 Verilog HDL简介 49
第3章 FPGA设计实例 56
3．1 基于原理图的设计实例 56
3．1．1 简易数字钟实验原理 56
3．1．2 实验流程 57
3．2 基于Verilog HDL的设计实例 80
3．2．1 设计要求 80
3．2．2 实验操作步骤 81
3．3 74系列IP封装设计实例 91
3．3．1 IP核分类 91
3．3．2 IP封装实验流程 92
3．3．3 调用封装后的IP 100
第4章 组合逻辑电路实验 104
4．1 逻辑门电路 104
4．1．1 基本及常用的逻辑门 104
4．1．2 与非门电路的简单应用 110
4．2 多路选择器 112
4．2．1 2选1多路选择器 113
4．2．2 4选1多路选择器 114
4．2．3 4位2选1多路选择器 117
4．2．4 74LS253的IP核设计及应用 119
4．2．5 74LS151的IP核设计 122
4．3 比较器 123
4．3．1 4位比较器 124
4．3．2 74LS85的IP核设计及应用 127
4．3．3 利用数据选择器74LS151设计2位比较器 130
4．4 译码器 131
4．4．1 3线-8线译码器 131
4．4．2 74LS138的IP核设计及应用 133
4．4．3 数码管显示 135
4．5 编码器 142
4．5．1 二进制普通编码器 142
4．5．2 二进制优先编码器 144
4．5．3 74LS148的IP核设计 145
4．6 编码转换器 147
4．6．1 二进制-BCD码转换器 147
4．6．2 格雷码转换器 151
4．7 加法器 152
4．7．1 半加器 152
4．7．2 全加器 153
4．7．3 4位加法器 153
4．8 减法器 157
4．8．1 半减器 157
4．8．2 全减器 157
4．9 乘法器 159
4．10 除法器 163
第5章 时序逻辑电路实验 169
5．1 锁存器和触发器 169
5．1．1 锁存器 169
5．1．2 触发器 170
5．1．3 74LS74的IP核设计及应用 176
5．2 寄存器 178
5．2．1 基本寄存器 178
5．2．2 移位寄存器 182
5．2．3 74LS194的IP核设计及应用 189
5．3 计数器 191
5．3．1 二进制计数器 192
5．3．2 N进制计数器 195
5．3．3 任意波形的实现 201
5．3．4 74LS161的IP核设计及应用 202
5．4 脉冲宽度调制 208
5．5 时序逻辑电路综合设计 210
第6章 数字逻辑设计和接口实验 221
6．1 有限状态机 221
6．1．1 Moore状态机和Mealy状态机 221
6．1．2 有限状态机设计例程 221
6．2 最大公约数 234
6．2．1 GCD算法 235
6．2．2 改进的GCD算法 243
6．3 整数平方根 247
6．3．1 整数平方根算法 248
6．3．2 改进的整数平方根算法 255
6．4 存储器 259
6．4．1 只读存储器（ROM） 259
6．4．2 分布式的存储器 262
6．4．3 块存储器 266
6．5 VGA控制器 269
6．5．1 VGA的时序 271
6．5．2 VGA控制器实例 272
6．6 键盘和鼠标接口 292
6．6．1 键盘 293
6．6．2 鼠标 297
第 章 数字逻辑综合实验 306
7．1 数字钟 306
7．2 数字频率计 310
7．3 电梯控制器 314
7．4 波形发生电路 320
7．5 超声波测距仪 332
7．6 手机电池保护板 337
附录A Basys3电路图 349
附录B 引脚约束 356

前 言

在过去的几十年中，随着半导体工艺和处理器技术的高速发展，数字电路设计经历了革命性的发展。作为全球领先的可编程逻辑器件及完整解决方案的供应商，美国的Xilinx公司于2012年发布了新一代FPGA设计套件Vivado，其设计环境和设计方法与上一代ISE设计套件相比发生了重大变化。Vivado侧重基于知识产权（Intellectual Property，IP）核的设计方法，允许用户根据需要选择不同的设计策略，大大提高了FPGA的设计效率。

随着全开放、自主实验教学模式的改革，传统的拘泥于实验室里的数字逻辑实验面临巨大的挑战。目前，国内外很多著名高校不断跟进技术的发展，基于新型的FPGA实验平台开展数字逻辑等课程的教学和实验。Xilinx大学计划（Xilinx University Program，XUP）针对高校师生推出一系列入门级的FPGA板卡，其中XUP A7板卡专门针对Vivado Design Suite而设计，具有Xilinx Artix-7 FPGA架构，也称为“口袋实验室”。每位学生都可以拥有一套低成本的FPGA板卡，能够随时随地地验证理论课程的教学内容，并将自己的设计或创意在板卡上运行，有利于培养学生的自学能力、实践能力和创新能力。

本书内容是基于Vivado设计套件和XUP A7板卡进行安排的，利用85个例程，详细介绍了数字逻辑实验的基本设计方法。内容由浅入深，循序渐进，学生易于接受，不仅有利于学生对理论知识的消化吸收，而且对实践操作具有直接指导意义。每章内容要点如下。

（1）第1章主要介绍Xilinx公司的FPGA器件系列，以及XUP A7板卡的主电路和外围接口电路。

（2）第2章通过对比原来采用的ISE设计套件，介绍了Vivado设计套件的功能和特性、Vivado软件安装流程和启动方法、Vivado设计套件的界面、标准化XDC约束文件等内容。在此基础上，介绍了FPGA的设计流程，包括设计综合和设计实现流程。最后介绍了VHDL和Verilog HDL两种常见的硬件描述语言。

（3）第3章通过设计实例介绍基于Vivado进行FPGA设计的三种基本方法，分别是基于原理图的设计实例、基于Verilog HDL语言的设计实例和74系列IP封装设计实例。

（4）第4章主要介绍了基于Vivado的组合逻辑电路实验，包括逻辑门电路、多路选择器、比较器、译码器、编码器、编码转换器、加法器、减法器、乘法器和除法器等实验内容。

（5）第5章主要介绍了基于Vivado的时序逻辑电路实验，包括锁存器、触发器、寄存器、计数器、脉冲宽度调制及时序逻辑电路综合设计等实验内容。

（6）第6章主要介绍了数字逻辑电路和接口实验，包括有限状态机、最大公约数、整数平方根、存储器、VGA控制器、键盘和鼠标接口等实验内容。

（7）第7章主要介绍了数字逻辑综合实验，包括数字钟、数字频率计、电梯控制器、波形发生电路、超声波测距仪和手机电池保护板。

本书吸取了哈尔滨工业大学电工电子实验教学中心教师的实践教学经验，并在大家的支持与指导下完成，廉玉欣负责全书的统筹规划和文字润饰。第1章、第2章、第3章由廉玉欣完成，第4章、第5章、6.1节～6.5节由侯博雅完成，第7章由王猛完成，侯云鹏完成了6.6节、附录及部分实验验证内容。

本书的撰写得到了Xilinx大学计划亚太区经理陆佳华先生和依元素科技有限公司陈俊彦经理及仝信、黄磊、于勇等多位工程师的大力支持和帮助，他们为本书的编写提供了大量的资料和硬件平台，向各位致以衷心的谢意！

由于FPGA技术发展迅速，编者水平有限，书中难免有错误和不妥之处，敬请读者提出宝贵意见，以便于本书的修订和完善。

编著者

2016年3月于哈尔滨工业大学