VerilogHDL设计与实战 pdf下载

《Verilog HDL设计与实战》分为四个部分：ModelSim仿真工具与Quartus Ⅱ开发工具的基本操作、Verilog HDL的语法介绍、FPGA实例设计和基于Qsys的Nios Ⅱ实例设计。首先介绍Quartus II的基本操作，包括工程的新建、代码的编辑、原理图的设计、Verilog HDL的代码设计、基于Quartus Ⅱ和ModeISim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合Verilog HDL程序实例以Verilog HDL知识点的方式逐个介绍它的基本语法。然后，以实例为切入点，从简单到复杂，介绍组合电路的建模、时序电路的建模和综合实例的设计。最后，在Nios II的讲解中，介绍基于Qsys的最小Nios II系统的搭建，基于Qsys的Nios Ⅱ自带的lP模块的使用，包括PIO模块、UART模块、定时器模块和SPI模块的应用，以及基于Qsys的自定义外设与自定义指令的应用实例。
《Verilog HDL设计与实战》力求提供一种快速入门的方法，适用于电子相关专业的大学生，以及FPGA的初学者和对FPGA有兴趣的电子工程师。

第一部分 ModeISim与Quartus Ⅱ的基本操作
第1章 ModeISim仿真工具与Quartus Ⅱ开发工具的基本操作
1.1 ModelSim仿真操作
1.1.1 新建ModelSim工程及源代码
1.1.2 ModelSim工程及代码编译
1.1.3 ModeISim工程的仿真运行
1.2 Quartus Ⅱ开发工具的基本操作
1.2.1 Quartus Ⅱ工程的新建
1.2.2 Quartus Ⅱ源代码设计
1.2.3 Quartus Ⅱ工程的编译与综合
1.2.4 Quartus Ⅱ工程的功能仿真
1.2.5 Quartus Ⅱ工程的时序仿真
1.2.6 Quartus Ⅱ工程的FPGA引脚分配
1.2.7 Quartus Ⅱ工程的三种下载配置方式
1.3 Quartus Ⅱ与ModelSim联合开发的基本操作
1.3.1 Quartus Ⅱ代码设计与工程编译
1.3.2 Quartus Ⅱ调用ModelSim仿真
1.4 Quartus Ⅱ自带逻辑分析仪的基本操作
1.4.1 新建SignalTap Ⅱ Logic Analyzer逻辑分析仪文件
1.4.2 SignaITap工具的基本操作
1.5 本章知识点总结

第二部分 Verilog HDL的语法介绍
第2章 Ver.log HDL的简要介绍
2.1 什么是Verilog HDL
2.2 Verilog HDL的发展历史
2.3 Verilog HDL的主要功能
2.4 Verilog HDL与VHDL的异同比较
2.4.1 Verilog HDL与VHDL的相同点
2.4.2 Verilog HDL与VHDL的不同点
2.4.3 如何对待Verilog HDL与VHDL
2.5 Verilog HDL代码的词法标记
2.5.1 Verilog HDL的标识符
2.5.2 Verilog HDL的空白符
2.5.3 Verilog HDL的注释
2.5.4 Verilog HDL的值集
2.5.5 Verilog HDL的数
2.5.6 Verilog HDL的字符串
2.5.7 Verilog HDL的文本宏
2.5.8 Verilog HDL的系统函数
2.5.9 Verilog HDL的关键字
2.6 Verilog HDL代码的基本结构
2.7 本章知识点总结
第3章 Verilog HDL的数据对象
3.1 线网型数据对象
3.1.1 线网型数据对象的种类
3.1.2 线网型数据对象的定义
3.1.3 线网型数据对象的多驱动源操作
3.1.4 线网型数据对象的使用
3.1.5 线网型数据对象的向量与标量
3.2 寄存器型数据对象
3.2.1 寄存器型数据对象的定义
3.2.2 寄存器型数据对象的使用
3.2.3 寄存器型数据对象的向量与标量
3.3 存储器型数据对象
3.3.1 存储器型数据对象的定义
3.3.2 存储器型数据对象的使用
3.4 整型数据对象
3.5 时间型数据对象
3.6 实型数据对象
3.7 参数型数据对象
3.8 字符串型数据对象
3.9 本章知识点总结
4.1 Verilog HDL操作数
4.2 Verilog HDL操作符的意义与使用
4.2.1 赋值操作符
4.2.2 算术操作符
4.2.3 逻辑操作符
……
第三部分 FPGA实例设计
第四部分 基于Qsys的Nios Ⅱ实例设计
参考文献