VHDL数字电路设计实用教程

本书介绍使用Quartus Ⅱ9.0开发FPGA/CPLD数字系统的开发流程及设计方法，通过实例讲解VHDL语法，数字电路的原理图编辑、文本编辑和混合编辑的方法，并对大型数字系统设计实例进行解析。本书还介绍了宏功能模块及IP核的使用方法、DSP Builder与Quartus Ⅱ结合的使用方法。本书的讲解深入浅出，实例丰富，图文并茂，系统实用。
本书可作为从事数字系统设计的科研人员的参考书，也可作为高等学校电子类专业的EDA实用教材。

第1章Quartus Ⅱ开发流程1

1.1知识目标1

1.2能力目标1

1.3章节任务1

1.4Quartus Ⅱ软件综述1

1.5设计输入8

1.6约束输入9

1.6.1使用分配编辑器（Assignments Editor）10

1.6.2使用引脚规划器（Pin Planner）13

1.6.3使用Settings对话框13

1.7综合16

1.7.1使用Quartus Ⅱ软件集成综合17

1.7.2控制综合17

1.7.3第三方综合工具21

1.8布局布线21

1.8.1设置布局布线参数22

1.8.2反向标注分配25

1.9仿真26

1.9.1指定仿真器设置27

1.9.2建立矢量源文件28

1.9.3第三方仿真工具31

1.10编程与配置32

1.10.1建立编程文件32

1.10.2器件编程和配置35

第2章Quartus Ⅱ的使用38

2.1知识目标38

2.2能力目标38

2.3章节任务38

2.4原理图和图表模块编辑38

2.4.1内附逻辑函数39

2.4.2编辑规则40

2.4.3原理图和图表模块编辑工具42

2.4.4原理图编辑流程43

2.5文本编辑59

2.6混合编辑（自底向上）66

2.7混合编辑（自顶向下）70

第3章VHDL硬件描述语言75

3.1知识目标75

3.2能力目标75

3.3章节任务75

3.4VHDL语言简介75

3.5VHDL语言设计实体的基本结构77

3.6VHDL语言要素82

3.6.1VHDL数据对象82

3.6.2VHDL数据类型86

3.6.3IEEE预定义标准逻辑位与矢量及用户自定义数据类型88

3.6.4VHDL操作符91

3.6.5VHDL的程序包94

3.7VHDL顺序语句95

3.7.1赋值语句96

3.7.2IF语句97

3.7.3Case语句99

3.7.4LOOP语句100

3.7.5NEXT语句103

3.7.6EXIT语句103

3.7.7WAIT语句104

3.7.8NULL语句104

3.7.9RETURN语句105

3.8VHDL并行语句105

3.8.1进程(PROCESS)语句106

3.8.2并行信号赋值语句107

3.8.3方块（Block）语句109

3.8.4元件例化语句110

3.8.5生成（GENERATE）语句115

3.9VHDL子程序116

3.9.1过程的定义和调用116

3.9.2函数的定义和调用118

3.10VHDL的描述风格120

3.10.1VHDL行为描述方式120

3.10.2数据流描述方式122

3.10.3结构级描述方式123

第4章门电路设计范例128

4.1知识目标128

4.2能力目标128

4.3本章任务128

4.4与非门电路128

4.5或非门电路131

4.6异或门电路133

4.7三态门电路135

4.8单向总线缓冲器137

4.9双向总线缓冲器138

第5章组合逻辑电路设计范例140

5.1学习目标 140

5.2能力目标140

5.3本章任务140

5.4编码器141

5.4.18线3线编码器141

5.4.28线3线优先编码器143

5.5译码器146

5.5.13线8线译码器147

5.5.2BCD7段显示译码器148

5.6数据选择器151

5.6.14选1数据选择器151

5.6.28选1数据选择器152

5.7数据分配器153

5.8数值比较器154

5.9加法器156

5.9.1半加器156

5.9.2全加器158

5.9.34位全加器159

5.10减法器160

5.10.1半减器160

5.10.2全减器161

5.10.34位全减器162

第6章寄存器、存储器、锁存器和触发器的
VHDL描述165

6.1知识目标165

6.2能力目标165

6.3本章任务165

6.4寄存器166

6.4.1寄存器的引入方法166

6.4.2常规寄存器的引入166

6.5移位寄存器169

6.5.1双向移位寄存器169

6.5.2串入/串出移位寄存器171

6.5.3串入/并出移位寄存器173

6.5.4并入/串出移位寄存器174

6.6只读存储器（ROM）175

6.7随机存储器（RAM）177

6.8堆栈178

6.9FIFO181

6.10锁存器183

6.11RS触发器185

6.12JK触发器186

6.13D触发器188

6.14T触发器189

第7章计数器、信号发生器和分频器的
VHDL描述191

7.1知识目标191

7.2能力目标191

7.3章节任务191

7.4计数器192

7.4.1计数器的分类192

7.4.2计数器设计时的注意事项192

7.4.3基本计数器的设计193

7.5可变模计数器201

7.5.1无置数端的可变模计数器202

7.5.2有置数端的可变模计数器203

7.6顺序脉冲发生器的设计204

7.7序列信号发生器205

7.8分频器的设计206

7.8.1偶数分频器206

7.8.2奇数分频器210

7.8.3半整数分频器216

第8章数字系统设计范例218

8.1知识目标218

8.2能力目标218

8.3章节要求218

8.4数字系统的基本结构218

8.5数字系统的设计方法219

8.6数字系统设计的一般过程221

8.7数字系统的设计准则222

8.8数字系统设计范例224

8.8.1跑马灯设计224

8.8.28位数码扫描显示电路设计227

8.8.34×4键盘扫描电路设计229

8.8.4数字频率计232

8.8.5乒乓球游戏机236

8.8.6交通控制器242

8.8.7数字钟249

8.8.8自动售货机256

8.8.9出租车计费器263

8.8.10电梯控制器270

第9章可参数化宏模块及IP核的使用279

9.1知识目标279

9.2能力目标279

9.3章节任务279

9.4ROM、RAM、FIFO的使用279

9.4.1ROM的使用279

9.4.2RAM的过程使用286

9.4.3FIFO的使用288

9.5乘法器、锁相环的使用290

9.5.1乘法器的使用290

9.5.2锁相环的使用293

9.6正弦波信号发生器295

9.7NCO IP核的使用296

第10章DSP Builder设计范例300

10.1知识目标300

10.2能力目标300

10.3章节任务300

10.4DSP Builder简介及使用方法300

10.5伪随机序列发生器304

10.6DDS311

10.7ASK及FSK调制器317

10.7.1ASK（Amplitude Shift Keying）调制器317

10.7.2FSK（Frequency Shift Keying）调制器321

第11章基于FPGA的射频热疗系统的设计325

11.1知识目标325

11.2能力目标325

11.3章节任务325

11.4肿瘤热疗的生物学与物理学技术概论325

11.5温度场特性的仿真329

11.6射频热疗系统设计329

11.7系统硬件电路设计330

11.7.1硬件整体结构330

11.7.2高精度数字温度传感器DS18B20331

11.7.3ACEX 1K系列的FPGA器件的特点336

11.7.4ACEX 1K器件的配置电路设计338

11.7.5电源电路339

11.7.6驱动电路设计340

11.8软件实现343

11.8.1系统软件设计电路图345

11.8.2温度测量模块345

11.8.3指定温度设置模块348

11.8.4控制算法的选择及设计351

11.8.5信号调制363

11.8.6温度显示模块364

11.8.7分频模块368

11.9温度场测量与控制的实验370

11.9.1实验材料及方法370

11.9.2实验结果371

11.9.3实验结果分析374

11.10结论374

第12章基于FPGA的直流电动机伺服系统
的设计375

12.1知识目标375

12.2能力目标375

12.3章节任务375

12.4电机控制发展情况375

12.5系统控制原理376

12.6算法设计378

12.7系统硬件设计原理380

12.8系统软件设计原理388

12.9系统调试及结果分析399

12.10结论405

参考文献406

随着电子技术、计算机应用技术和EDA技术的不断发展，利用FPGA/CPLD进行数字系统的开发已广泛应用于通信、航天、医疗电子、工业控制等领域。与传统电路设计方法相比，FPGA/CPLD具有功能强大、开发过程投资小、周期短、便于修改及开发工具智能化等特点。近年来，FPGA/CPLD市场发展迅速，并且随着电子工艺不断改进，低成本高性能的FPGA/CPLD器件推陈出新，从而使得FPGA/CPLD成为当今硬件设计的首选方式之一。熟练掌握FPGA/CPLD设计技术已经是电子设计工程师的基本要求。
VHDL语言作为国际标准的硬件描述语言，已经成为工程技术人员和高校学生的必备技能。本书例子中的文本编辑均采用VHDL语言编写，并且书中实例均通过了仿真和硬件测试。
本书以实例为主介绍利用Altera公司的Quartus Ⅱ9.0为设计平台的FPGA/CPLD数字系统设计方法。书中的例子包含简单的数字逻辑电路实例、数字系统设计实例及复杂数字系统设计实例，深入浅出地介绍了采用Quartus Ⅱ进行数字系统开发的设计流程、设计思想和设计技巧。
本书共分为12章，第1章介绍利用Quartus Ⅱ进行FPGA/CPLD设计的开发流程，包括设计输入、约束输入、综合、布局布线、仿真、编程和配置等；第2章介绍Quartus Ⅱ的使用方法，包括原理图编辑、文本编辑和混合编辑的设计方法；第3章介绍VHDL硬件描述语言；第4～第7章介绍简单的数字电路实例，包括门电路、组合逻辑电路、触发器、时序逻辑电路以及存储器的设计方法；第8章介绍课程设计中涉及的数字系统设计实例，使读者熟练掌握Quartus Ⅱ的使用方法和VHDL语言；第9章介绍宏功能模块及IP核的使用方法和简单的应用实例；第10章介绍DSP Builder与Quartus Ⅱ的结合使用方法及简单的应用实例，包括伪随机序列发生器、DDS、ASK调制器等；第11章和第12章介绍两个大型数字系统的设计实例，使读者更深入地掌握数字系统的设计方法。
本书由周润景、托亚、雷雪梅、王亮编著。其中，雷雪梅编写了第1章，朱莉编写了第12章，托亚编写了第3章，全书由周润景统稿。张丽娜、张红敏、张丽敏、宋志清、陈雪梅、刘怡芳、陈艳梅、贾雯、姜攀、张龙龙等同学参与了本书的编写，在此表示感谢。
本书的例子经过北京百科融创公司开发的RCEDA/SOPCIV实验箱的验证，对该公司的支持表示感谢。
由于编者水平有限，书中难免有错误和不足之处，敬请读者批评指正！